

# 第7章　以FPGA为核心的系统电路设计

# 选择数字系统板级电路的原因

- 数字信号抗干扰能力强；
- 数字电路结构规整，易于实现；
- 现代复杂电子系统的核心控制、处理部分大多是数字系统；
- 形成了以超大规模集成电路为核心的电子系统架构。
- 与课程前面的内容呼应，形成完整的系统设计概念；

# 7.1 概述

## 7.1.1 智能系统概念

- 以处理器为核心的电子系统经常被称为智能系统，主要特征是具有自适应和自学习的能力。
- 智能控制任务往往是不确定性的、非线性和复杂的，只有以处理器为核心的电子系统可以进行处理。


# 软硬件功能划分

- 智能电子系统的软、硬件之间的功能划分十分重要；
- 硬件实现系统功能可以提高工作速度，减少软件工作量，但硬件结构会比较复杂；
- 软件实现系统功能可降低硬件的结构和成本，但运行速度会受到影响，增加了软件工作量。


# 智能电子系统架构

- 智能电子系统的核心器件可以是微处理器、DSP、PLD、ASIC等；
- 单片机、嵌入式处理器侧重于控制功能；
- DSP侧重于实时数字信号处理运算；
- PLD侧重于灵活的硬件重构；
- 构建多种、多个处理器并存的智能电子系统。


# 单核心的系统架构


USB
串口
传感器
放大器
ADC
微处理器
通信接口
驱动电路
DAC
存储器
系统电源
引导存储器
时钟
模拟子系统
混合子系统
微处理器子系统
数字子系统


# 多核心的系统架构


+5V POWER
(32Mb SPI FLASH)
(2Gb DDR2)
WDI
(2Gb DDR2)
RS232
RS232
MAX3232
16组差分对
FPGA
ADDRESS BUS
Interrupt Signal
McBSP1
RAPID IO
DSP
1G ETHERNET
PCI
ESAM
(128Mb FLASH)
ADC AD6645
ADC AD6645
DAC AD9777
触发输入
时钟输入

# SOC为核心的系统架构




TMS320DM6446双核系统




**Zynq-7000可编程的SoC**

## 7.1.2 FPGA实现智能系统

- 逻辑级FPGA芯片：实现逻辑功能，起到逻辑粘合作用；
- 系统级FPGA芯片：可以实现一个系统的功能；
- 平台级FPGA芯片：可以实现多种应用系统；
- 发展方向：SoC芯片

# 7.2 FPGA基本系统设计

- 以FPGA为核心构建的电路系统主要包括：
  - 基本系统：


    电源、时钟、配置电路等
  - 各种通道接口：

    输入通道、输出通道、人机通道、相互通道

# 7.2.1 Cyclone结构简介

- 以Altera Cyclone芯片为例，描述FPGA应用系统的硬件架构和构建方法，芯片特点：
- 0.13um工艺；
- 内部有丰富的逻辑资源；
- 集成了锁相环PLL和专用的DDR存储器接口；
- 支持多种I/O标准接口、PCI接口和低电压差分信号的传输等；
- Cyclone系列芯片所包含的器件型号有EP1C3、EP1C4、EP1C6、EP1C12和EP1C20。

# Cyclone内部结构




逻辑阵列块LAB

多通道连接线

嵌入式存储块


I/O单元


锁相环PLL

# Cyclone器件资源

| Device | M4K RAM | | PLLs | LAB Columns | LAB Rows |
|---|---|---|---|---|---|
| | Columns | Blocks | | | |
| EP1C3 | 1 | 13 | 1 | 24 | 13 |
| EP1C4 | 1 | 17 | 2 | 26 | 17 |
| EP1C6 | 1 | 20 | 2 | 32 | 20 |
| EP1C12 | 2 | 52 | 2 | 48 | 26 |
| EP1C20 | 2 | 64 | 2 | 64 | 32 |

# 7.2.2 Cyclone EP1C6外部引脚



# EP1C6外部引脚

EP1C6的外部引脚包括

- 专用功能引脚：

  电源、地、时钟、配置、JTAG等

- 通用I/O引脚：

  由用户进行设计和使用

# 引脚说明

| Bank Number | VREF Bank | Pin Name/Function | Optional Function(s) | Configuration Function | T144 |
|---|---|---|---|---|---|
| B1 | VREF0B1 | IO | LVDS14p | INIT_DONE | 1 |
| B1 | VREF0B1 | IO | LVDS14n | CRC_ERROR | 2 |
| B1 | VREF0B1 | IO | LVDS13p | CLKUSR | 3 |
| B1 | VREF0B1 | IO | LVDS13n | | 4 |
| B1 | VREF0B1 | IO | VREF0B1 | | 5 |
| B1 | VREF0B1 | IO | | | 6 |
| B1 | VREF0B1 | IO | LVDS12p | | 7 |
| B1 | VREF0B1 | VCCIO1 | | | 8 |
| B1 | VREF0B1 | GND | | | 9 |
| B1 | VREF0B1 | IO | DPCLK1 | | 10 |
| B1 | VREF1B1 | IO | VREF1B1 | | 11 |
| B1 | VREF1B1 | IO | | nCSO | 12 |
| B1 | VREF1B1 | DATA0 | | DATA0 | 13 |
| B1 | VREF1B1 | nCONFIG | | nCONFIG | 14 |
| | VREF1B1 | VCCA_PLL1 | | | 15 |
| B1 | VREF1B1 | CLK0 | LVDSCLK1p | | 16 |
| B1 | VREF1B1 | CLK1 | LVDSCLK1n | | 17 |
| | VREF1B1 | GNDA_PLL1 | | | 18 |
| | VREF1B1 | GNDG_PLL1 | | | 19 |
| B1 | VREF1B1 | nCEO | | nCEO | 20 |
| B1 | VREF1B1 | nCE | | nCE | 21 |
| B1 | VREF1B1 | MSEL0 | | MSEL0 | 22 |
| B1 | VREF1B1 | MSEL1 | | MSEL1 | 23 |
| B1 | VREF1B1 | DCLK | | DCLK | 24 |

# 7.2.3. FPGA电源（EP1C6为例）

EP1C6的电源引脚有：


- VCCINT：内部操作和输入缓冲器的电源，BANK2和BANK4各有三个，专用；
- VCCIO：I/O端口输出驱动的电源，每个BANK有两个（VCCIO1~VCCIO4各两个），专用；
- VREF：外接诸如DDR存储器时的参考电源，每个BANK有三个（例如 VREF0B1~VREF2B1为BANK1的三个），可用作I/O引脚。

# 参考电源使用区域

**1~10号引脚**


**11～27号引脚**

**28～36号引脚**




# 7.2.4 FPGA的时钟

**Cyclone全局时钟网络**



## 7.2.4 FPGA的时钟

- 内部最多2个PLL，支持倍频、移相、差分I/O；
- 外部专用时钟引脚：CLK0~CLK3，2个位于BANK1，2个位于BANK3；
- 外部有DPCLK0~DPCLK7八个时钟复用引脚，可作I/O引脚使用。


VCO相位选择
$f_{in} \times \frac{m}{n}$
后分频计数器
CLK0 or LVDSCLK1p
CLK1 or LVDSCLK1n
÷n
Δt
PFD
Charge Pump
Loop Filter
VCO
÷g0
Global clock
÷g1
Global clock
÷e
I/O buffer
Δt
÷m

**PLL结构图**

# 7.2.5 FPGA的配置

- FPGA内部的逻辑和电路连接都是利用内容SRAM存储单元控制实现的；
- 在系统上电时，对FPGA内部的SRAM单元装载数据的物理过程叫做配置；
- FPGA的工作模式有两种：

命令模式：配置和初始化

用户模式：正常逻辑操作


# 7.2.5 FPGA的配置

- Cyclone器件有三种配置模式：主动串行模式、被动串行模式、JTAG模式。
- Cyclone器件上有两个管脚MSEL1、MSEL0决定器件的工作模式。


| 配置模式 | MSEL1 | MSEL0 | 描述 |
|---|---|---|---|
| 主动串行（AS） | 0 | 0 | 使用低成本的串行配置器件（EPCS1、EPCS4、EPCS16或EPCS64） |
| 被动串行（PS） | 0 | 1 | 使用增强型或EPC2配置器件，MasterBlaster或ByteBlasterMV下载线，或串行数据源。 |
| JTAG模式 | 0或1 | 0或1 | 使用MasterBlaster 或ByteBlasterMV下载线，或有Jam/JBC文件的微处理器。 |

# （1） 主动串行模式

- 在主动串行模式下，Cyclone器件作为主机，在上电时或重新配置时，要从一个串行配置器件中读取配置数据。




# 对多片FPGA的配置



VCC
VCC
VCC
10 kΩ
10 kΩ
10 kΩ
Cyclone FPGA (Master)
CONF_DONE
nSTATUS
nCONFIG
nCE
nCEO
MSEL[1..0]
00
DATA0
DCLK
nCSO
ASDO
Cyclone FPGA (Slave)
CONF_DONE
nSTATUS
nCONFIG
nCE
nCEO
MSEL[1..0]
01
DATA0
DCLK
Serial
Configuration
Device
DATA
DCLK
nCS
ASDI

# （2）被动串行模式

- 在被动串行模式下，配置过程是由一个外部的串行配置器件、嵌入式处理器或PC机来控制的。



# 对多片FPGA的配置


Memory
ADDR
DATA0
External Host
VCC
10 kΩ
VCC
10 kΩ
GND
Cyclone Device 1
MSEL1
MSEL0
CONF_DONE
nSTATUS
nCE
nCEO
DATA0
nCONFIG
DCLK
VCC
GND
VCC
10 kΩ
Cyclone Device 2
MSEL1
MSEL0
CONF_DONE
nSTATUS
nCE
nCEO
N.C.
DATA0
nCONFIG
DCLK
VCC
GND

## （3）JTAG模式


- JTAG接口用于芯片检测，也可以用于传送FPGA的配置数据，Quartus II软件可以自动生成JTAG配置的SOF文件，并且可以通过Quartus II软件中的编程器用下载电缆进行配置。

## 表7-6　JTAG引脚功能


| | | |
|---|---|---|
| **TDI** | 测试数据输入 | 指令或编程数据的串行输入引脚。数据在TCK的上升沿输入。如果不需要JTAG接口的话，该引脚接Vcc就可以禁止JTAG电路。 |
| **TDO** | 测试数据输出 | 指令或编程数据的串行输出引脚。数据在TCK的下降沿输出。如果数据不从器件输出的话，该引脚为高阻态。如果不需要JTAG接口的话，该引脚悬空就可以禁止JTAG电路。 |
| **TMS** | 测试模式选择 | 提供控制信号以确定TAP控制器状态机的转换。状态机内部的转换出现在TCK的上升沿之前，因此TMS必须要在TCK的上升沿之前建立。如果不需要JTAG接口的话，该引脚接Vcc就可以禁止JTAG电路。 |
| **TCK** | 测试时钟 | BST电路的输入时钟。有些操作是在该时钟的上升沿执行，有些操作是在下降沿执行。如果不需要JTAG接口的话，该引脚接GND就可以禁止JTAG电路。 |


STA
Power
Altera USB-Blaster
Ver:C

# 配置电路


VCC
10 kΩ
VCC
10 kΩ
GND
Cyclone Device
nCE (4)
N.C.
nCEO
nSTATUS
CONF_DONE
nCONFIG
MSEL0
MSEL1
DATA0
DCLK
TCK
TDO
TMS
TDI
VCC
1 kΩ
VCC
1 kΩ
nCONFIG、MSEL1和MSEL0接非JTAG模式。如果只使用JTAG方式，nCONFIG接Vcc，MSEL1和MSEL0接GND，DATA0和DCLK接高电平或低电平。
USB-Blaster, ByteBlaster II, MasterBlaster, or ByteBlasterMV 10-Pin Male Header (Top View)
Pin 1
VCC
GND
VIO
1 kΩ
GND
GND

# JTAG模式对多片FPGA的配置



# 7.3 FPGA外围电路设计

- **FPGA外围电路包括：**
  - 输入通道
  - 输出通道
  - 人机通道
  - 相互通道

# 7.3.1 输入通道设计

- 输入通道：被控对象状态和控制条件的检测信号的输入通道；
- FPGA采用硬件实现功能，具有响应速度快的特性，常作为系统的前端电路；







图 7-26　FPGA 系统电路的输入通道




（a）单个采集通道





（b）多个采集通道

图 7-27 多路模拟电压信号采集通道


# 7.3.1 输入通道设计

- 输入通道考虑的功能：
  - 信号获取：采用敏感元件 、传感器等
  - 信号调节：采用转换、放大电路
  - 抗干扰：采取抑制和隔离措施
  - A/D转换：各种类型的模/数转换器
    - ✓ 并行比较型：速度快，高分辨率价格高
    - ✓ 逐次比较型：速度较快，价格适中
    - ✓ 双积分型：速度较慢，精度高


# FPGA与A/D转换器的连接




**A/D转换器**
**TLC549**




# FPGA与A/D转换器的连接





注A：转换周期需要36个内部时钟（最大17us）。在CS变低之后的第8个I/O时钟的下降沿启动转换周期。

注B：在CS变低以后，最高有效位A7自动出现在数据输出线上，后面的A6-A0在其后的7个I/O时钟的下降沿输出。B7-B0也是同样的方式输出。

# FPGA与A/D转换器的连接




# FPGA与A/D转换器的连接




热敏电阻和光敏电阻信号采集电路


# FPGA与A/D转换器的连接




**电压跟随器在接入A/D转换器之前把模拟信号Vin的动态范围调整到0~$V_{CC}$之间。**

# 7.3.2 输出通道设计


- 输出通道的三种典型结构：




# 光电耦合器

- 光电耦合器又称光隔离器，是利用电-光-电转换作用的半导体器件；
- 它的功能是通过电光和光电转换传递信号，同时在电气上隔离信号的发送端和接收端。
- 光电耦合器能有效地抑制系统噪声，消除接地回路的干扰，响应速度较快，寿命长，体积小，耐冲击，在强-弱电接口，特别是在数字控制系统的输入和输出通道中获得广泛应用。


# 光电耦合器典型应用电路




# 常用功率驱动电路





(a) 线驱动器驱动电路





(b) 功率晶体管驱动电路





(c) 功率场效应管驱动电路





(d) 达林顿晶体管驱动电路




(e) 闸流晶体管驱动电路





(f) 机械继电器驱动电路





(g) 固态继电器驱动电路

# 输出通道的蜂鸣器驱动电路





蜂鸣器

# FPGA与D/A转换器的连接





TLC7528引脚图


**DB7~DB0：输入数据线**
**OUTA、OUTB：输出模拟信号**
**AGND：模拟地**
**DGND：数字地**
**$V_{DD}$：电源**
**#DACA/DACB：选择信号**
**#CS：片选信号**
**#WR：写信号**
**REFA/REFB：参考电压**
**RFBA/RFBB：反馈电压**




**TLC7528内部结构图**




**TLC7528工作时序**





| 建议阻值 | |
|---|---|
| R1, R3 | 500 Ω |
| R2, R4 | 150 Ω |


NOTES: A. 增益调整时才需要用到R1、R2、R3、R4，参见建议阻值。增益调整时输入数字量255。

B. 使用高速运放时要使用相位补偿电容C1和C2（10pF-15pF），以防止啸叫和振荡。

# TLC7528单极性输出连接图

# FPGA与D/A转换器的连接








**D/A连接图**


## 7.3.3 人机通道设计

- 用于人对系统进行状态干预、数据输入以及系统报告运行状态和结果；
- 输入设备：按键、键盘、遥控器、远程开关、语音控制器
- 输出设备：指示灯、LED/LCD显示器、打印机、蜂鸣器、语音设备

# 按键和键盘





独立按键





矩阵键盘

# 发光二极管





LED灯





数码管

# LED点阵



# LED点阵



# 液晶显示器



- LCD显示器是一种将液晶显示器件、连接件、集成电路、PCB线路板、背光源、结构件装配在一起的组件，也被称之为“液晶显示模块”；
- 具有功耗低、体积小、显示内容丰富、超薄轻巧等特点；
- 主要有数显液晶屏、字符点阵液晶屏和图形点阵液晶屏三大类。

# 液晶显示器

- 以DM12864图形点阵液晶屏为例，控制方式是总线控制。

| 引脚号 | 引脚名称 | 方向 | 功能说明 |
|---|---|---|---|
| 1 | VSS | - | 模块的电源地 |
| 2 | VDD | - | 模块的电源正端 |
| 3 | V0 | - | LCD 驱动电压输入端 |
| 4 | RS(CS) | H/L | 并行的指令/数据选择信号：串行的片选信号 |
| 5 | R/W(SID) | H/L | 并行的读写选择信号：串行的数据口 |
| 6 | E(CLK) | H/L | 并行的使能信号：串行的同步时钟 |
| 7 | DB0 | H/L | 数据 0 |
| 8 | DB1 | H/L | 数据 1 |
| 9 | DB2 | H/L | 数据 2 |
| 10 | DB3 | H/L | 数据 3 |
| 11 | DB4 | H/L | 数据 4 |
| 12 | DB5 | H/L | 数据 5 |
| 13 | DB6 | H/L | 数据 6 |
| 14 | DB7 | H/L | 数据 7 |
| 15 | PSB | H/L | 并/串行接口选择：H-并行；L-串行 |
| 16 | NC | | 空脚 |
| 17 | /RET | H/L | 复位 低电平有效 |
| 18 | NC | | 空脚 |
| 19 | LED_A | - | 背光源正极（LED+5V） |
| 20 | LED_K | - | 背光源负极（LED-OV） |


# 液晶显示器

- **PSB引脚为高是并行工作方式， PSB引脚为低是串行工作方式。**

并行模式下的控制方式

| RS | R/W | 功能说明 |
|---|---|---|
| L | L | MPU 写指令到指令暂存器（IR） |
| L | H | 读出忙标志(BF)及地址计数器(AC)状态 |
| H | L | MPU 写入数据到数据暂存器(DR) |
| H | H | MPU 从数据暂存器(DR)中读出数据 |

# 液晶显示器


FPGA
I/O
I/O
LCD_RS
LCD_RW
LCD_EN
DB0
DB1
DB2
DB3
DB4
DB5
DB6
DB7
LCD_PSB
LCD_RST
GND
+5V
R38
22R
R39
10K
GND
U8
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
LCD_RS
LCD_RW
LCD_EN
DB0
DB1
DB2
DB3
DB4
DB5
DB6
DB7
LCD_PSB
LCD_RST
+3V3
GND
LCD12864


# 7.3.4 相互通道设计

- 相互通道是指FPGA与微处理器或FPGA与其他外部设备之间实现通信的通道接口。
- FPGA可以在内部灵活地实现多种接口电路，方便与其他处理器或外设进行连接。

# 相互通道

## 1. FPGA与存储器的连接


- 以FPGA通过I2C接口与EEPROM存储器24LC02连接为例；




PDIP/SOP/TSSOP

| | |
|---|---|
| A0, A1, A2 | Address Inputs |
| VSS | Ground |
| SDA | Data I/O |
| SCL | Clock Input |
| WP | Write Protect |
| VCC | Power Input |

# 相互通道





**FPGA与24LC02存储器的连接**


# 相互通道

## 2.FPGA与SDRAM的连接

- 当FPGA作为处理器使用时，可以外接SDRAM存储器；
- 以MT48LC16M16A2为例，说明FPGA与SDRAM的连接；
- MT48LC16M16A2容量为256Mbit，内部分为4个bank，每个bank为4M×16bit




MT48LC16M16A2内部结构





FPGA与MT48LC16M16A2的连接

# 相互通道


## 3.FPGA与接口芯片的连接

- **UART接口转RS232接口**




# 相互通道

- **UART接口USB接口**




# 相互通道

- **FPGA直接连接USB设备**



# 相互通道

- **FPGA直接连接PS2设备**



# 相互通道

## 4. FPGA与微处理器的连接

- 以FPGA与S3C2410X处理器的连接为例；
- S3C2410X是SAMSUNG公司推出的16/32bit RISC微处理器，采用ARM920T内核；
- 提供系统总线、存储器控制器接口，还提供USB、$I^2C$、$I^2S$、SPI、GPIO等多种标准接口。







**Figure 1-1. S3C2410X Block Diagram**

# FPGA作为微处理器的外设



# FPGA与微处理器的专用接口连接




# 7.4 FPGA系统设计实例

## 7.4.1 FPGA最小系统

FPGA型号为EP1C6，包括FPGA最小系统和各种通道的设计。最小系统包括：


- 晶振
- 复位电路
- 电源
- 配置电路

# 最小系统



Altera Cyclone FPGA
EP1C6T144C8
CRYSTAL OSCILLATOR
EPCS1
JTAG
BBII_AS

# 1. 时钟电路和复位电路设计

- **FPGA的外部时钟一般在几十兆赫兹以上，建议采用外部有源晶振。**




# 1. 时钟电路和复位电路设计




# 2. 电源电路设计

- 电子系统的直流电源可以来自电源适配器，或者来自计算机的USB接口。
- 若直流电源和芯片电源的电压一致，则可直接使用；若直流电源和芯片电源的电压不一致，则需要加稳压集成电路。





(a) 稳压电路图




(b) 封装顶视图

# 2. 电源电路设计




**FPGA系统的稳压电源电路**


# FPGA系统电源（EP1C6为例）

图7-60中，EP1C6的电源引脚连接：


- VCCINT：内部操作和输入缓冲器的电源，BANK2和BANK4各有三个，都连接到1.5V；
- VCCIO：I/O端口输出驱动的电源，每个BANK有两个，都连接到3.3V；
- VREF：参考电源都用作I/O引脚。
- 无论内部锁相环是否使用，其供电引脚VCCA_PLL1和VCCA_PLL2都必须接1.5V。

# 3. 配置电路设计

- 系统采用两种配置模式：主动串行模式（AS）和JTAG模式




# JTAG模式


VCC3.3
R51
10K
TDI
VCCA_PLL2
GCLK2
GCLK3
GNDG_PLL2
TDO
TMS
TCK
nSTATUS
CONF_DONE
95
94
93 Reset
92 ClkStep
91 GND
90
89
88
87 nSTATUS
86 CONF_DONE
BBII_9
BBII_1
BBII_3
BBII_5
R54
10K
J2
1
3
5
7
9
2
4
6
8
10
JTAG
VCC3.3
VCC3.3
R52
10K *


# 7.4.2FPGA系统的通道设计


- **FPGA通道设计包括输入通道、输出通道、人机通道及相互通道的设计；**
- **前向通道：A/D转换电路**



# 7.4.2 FPGA系统的通道设计


- 后向通道：D/A转换电路








# 7.4.2 FPGA系统的通道设计

- 人机通道：




开关和按键



LED_15
LED_16
LED_17B
LED_17R
L17
LED_DOUBLE
L8
LED
L16
LED
R82
560/1K
R83
560/1K
R84
560/1K



M3
LED7SEG
M4
LED7SEG
M8_b
R116
33/50
M1_b
M8_a
R86
33/50
M1_a
M8_e
R85
33/50
M1_e
M8_f
R113
33/50
M1_f
M8_dp
R114
33/50
M1_dp
M8_c
R115
33/50
M1_c
M8_g
R88
33/50
M1_g
M8_d
R87
33/50
M1_d


# LED灯和数码管

# 7.4.2 FPGA系统的通道设计

- 相互通道：UART转RS232接口




S_VCC5
R184
R
S_VCC3.3
R185
R
S_VCC5
R186
R
R189
R
R191
R
FPGA
32
J8
VBUS
D-
D+
GND
SHELL
1
2
3
4
5
USB
R188R
R187R
USB_Dn
R193
R
USB_Dp
31
S_GND
R190
R
R192
R
S_GND
S_GND
简单USB接口电路.

# USB接口电路

FPGA主板

FPGA扩展板：

A/D、D/A、RS232接口、USB接口

